BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-154273

(43)Date of publication of application: 16.06.1989

(51)Int.CI.

GO6F 15/16 GO6F 13/18

GO6F 13/18

(21)Application number: 62-314745

(71)Applicant : FUJITSU LTD

(22)Date of filing:

10.12.1987


(72)Inventor: UCHIDA NOBUO

(54) CONTROL SYSTEM FOR MAIN STORAGE ACCESS

(57) Abstract:

PURPOSE: To improve the access efficiency to a main storage by dividing the storage to be accessed from plural processors into plural segments and setting buses in response to these segments.

CONSTITUTION: A main storage MSU is divided into plural segments SEG and the buses are set in response to these segments. Thus a check part 11 and a pointer 11e perform the check of competitive conditions among buses and the assurance of sequence for execution of a program with an access request received from a vector unit VU2, for example, among those requests accepted from plural processors via a 1st access port 10. Then the access request which acquires the preference right is set at a 2nd access port 12 in accordance with each bus. The access request set at the port 12 already acquires the bus application right to the port 12 and can perform the transmission to the MSU.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

◎ 公開特許公報(A) 平1-154273

公発明の名称 主記憶アクセス制御方式

②特 願 昭62-314745

20出 願 昭62(1987)12月10日

⑫発 明 者 内 田 信 男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

②代理 人 弁理士 井桁 貞一

明 細 書

1. 発明の名称

主記憶アクセス制御方式

2. 特許請求の範囲

(1) 1つ乃至複数個の主記憶装置(MSU) を有し、該主記憶装置(MSU) に論理的に接続される1つ乃至複数個の処理装置(2) からの単位マシンサイクル当たり、1つ乃至複数個のアクセス要求の上記主記憶装置(MSU) に対する発信の可否を制御する主記億制御ユニット(MCU)(1)を有する計算機システムであって、

該主記憶制御ユニット(MCU)(1)と主記憶装置(MSU)の間に1つ乃至複数個のそれぞれ単位データ長に対応するアクセス要求バスを有し、上記処理装置(2)から主記憶制御ユニット(MCU)(1)に対するアクセス要求は、上記単位データ長、又はそれ以下のデータ長を1つのアクセス要素として、該アクセス要素に対応する要求をセットする1つ乃至複数個の第1のリクエストポート(10)を有し、該アクセス要素

の順番はプログラムを実行する上で規定されている 上記計算機システムにおいて、

上記第1のリクエストポート(10)の出力において、 任意のリクエストのアドレスの指示位置により、上 記主記憶装置(MSU) へのアクセスパスを選択し、

該アクセスバスに対応した第2のリクエストポート(12)にセットする時には、上記プログラムを実行する上で規定されている順序を保証して行い、その出力においては、自アクセスバス内の競合のみをチェック(13)して、該自アクセス要求の発信の可否を決定することを特徴とする主記値アクセス制御方式。

(2) 上記主記憶アクセス制御方式において、該主記憶制御ユニット(MCU)(1)内に、該主記憶装置(MSU)の各セグメント対応に設けられている第1のリクエストボート(10)間において、バスコンフリクトチェックと、上記プログラムを実行する上での順序を規定するボインタ(11e)に基づいて、順序通りに上記第2のリクエストボート(12)にセットする第1のプライオリティサイクル機構(11)と、

各セグメント内の単位データに対するバンクビジ

-チェックを行う第2のプライオリティサイクル機構(13)とを設け、

上記第1のプライオリティサイクル機構(11)では、 上記各リクエストポートに対応して設けられている バス間のコンフリクトチェックと、上記ポインタが 示すポートを最優先に、上記プログラムを実行する 上での規定に従って選択して上記第2のアクセスポートにセットし、

上記第2のプライオリティサイクル機構(13)では、上記第2のリクエストポート毎に、バス内でのバンクビジーチェックを行って、ビジーでなければ各バンクに対して、該単位デーク毎のアクセス要求の発信を行うことを特徴とする特許請求の範囲第1項に記載の主記憶アクセス制御方式。

3. 発明の詳細な説明

(目 次)

概要

産業上の利用分野

従来の技術と発明が解決しようとする問題点

実行する上で規定されている上記計算機システムに おける主記憶アクセス制御方式に関し、

ランダムアクセス要求時に、該単位データに対してプログラムを実行する上で規定されている順序でアクセス要素を選択した後、該単位データ長に対応して設けられているアクセス要求バスの単位で、主記憶装置(MSU) へのアクセスが可能な単位データ(要素)から順番に発信して、主記憶装置(MSU) の

(要素) から順番に発信して、主記憶装置(MSU) の 使用効率を向上させることを目的とし、

(1)上記第1のリクエストボートの出力において、 住意のリクエストのアドレスの指示位置により、 と 記主記憶装置 (MSU) へのアクセスバスを選択し、 該 アクセスバスに対応した第2のリクエストポートに セットする時には、上記プログラムを実行する上で 規定されている順序を保証して行い、その出力においては、自アクセスバス内の競合のみをチェックして、 該自アクセス要求の発信の可否を決定するよう に構成する。 (2)上記主記憶アクセス制御方式におい て、該主記憶制御ユニット (MCU) 内に、 該主記憶装 置 (MSU) の各セグメント対応に設けられている第1 問題点を解決するための手段 作用 実施例

(概要)

発明の効果

1つ乃至複数個の主記位装置(MSU)を有し、該在(MSU)に論理的に接続される1つ乃至複数個の処理装置からの単位マシンサイクル当た設置(MSU)の乃至複数個のアクセス要求の上記也談別の方面を制御する主記位制のである計算機システムであっての記憶制御ユニット(MCU)と主記位データ長にいるでは、一クセス要求バスを有し、上記のデータ長を1つの正式に対するアクセス要求として、該アクセス要求に対したのデータ長を1つの要素として、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを有し、該アクセス要素の順番はプログラムを

のリクエストポート間において、バスコンフリクト チェックと、上記プログラムを実行する上での順序 を規定するポインタに基づいて、順序通りに上記第 2のリクエストポートにセットする第1のプライオ リティサイクル機構と、各セグメント内の単位デー 夕に対するパンクピジーチェックを行う第2のブラ イオリティサイクル機構とを設け、上記第1のプラ イオリティサイクル機構では、上記各リクエストポ - トに対応して設けられているバス間のコンフリク トチェックと、上記ポインタが示すポートを最優先 に、上記プログラムを実行する上での規定に従って 選択して上記第2のアクセスポートにセットし、上 記第2のプライオリティサイクル機構では、上記第 2のリクエストポート毎に、バス内でのパンクビジ ーチェックを行って、ビジーでなければ各パンクに 対して、該単位データ毎のアクセス要求の発信を行 うように構成する。

〔産業上の利用分野〕

本発明は、1つ乃至複数個の主記憶装置(MSU)を

有し、該主記憶装置(MSU) に論理的に接続される1 つ乃至複数個の処理装置からの単位マシンサイクル 当たり、1つ乃至複数個のアクセス要求の上記主記 位装置(MSU) に対する発信の可否を制御する主記憶 制御ユニット(MCU) を有する計算機システムであっ て、該主記憶制御ユニット(MCU) と主記憶装置(MS U) の間に1つ乃至複数個のそれぞれ単位データ長 に対応するアクセス要求バスを有し、上記処理装置 から主記憶制御ユニット(MCU) に対するアクセス要 求は、上記単位データ長、又はそれ以下のデータ長 を1つのアクセス要素として、該アクセス要素に対 応する要求をセットする1つ乃至複数個の第1のリ クエストポートを有し、該アクセス要素の順番はプ ログラムを実行する上で規定されている上記計算機 システムにおける主記憶アクセス制御方式に関する。 一般に、上記のような計算機システムにおいては、

一般に、上記のような計算機システムにおいては 主記憶装置(MSU) に対するアクセス要求の発信のプ ライオリティをとるプライオリティチェック機構の 論理が深くて、そのプライオリティチェック機構に よる論理遅延が当該計算機システムのマシンサイク

模式的に示した図であり、(b) はランダムアクセス 時の問題点を説明する図である。

従来の主記値制御ユニット(MCU) 1 においては、中央処理装置(CPU)、又はベクトルユニット(NCU) 1 に発信されたランダムアクセス要求は、(a) 図に示したプライオリティサイクル①において、アクセスボート 10'に設定された全単位データ (又は、該単位データ長以下のデータも含む) のアクセス要単に ジャイクルにおいてとをチェックした後、そのサイクルにおいて、吸便先度のボートを示しているボインタ 11eの値 (例えば、ボートを示しているボインタ 11eの値 (例えば、ボートを保証した時点において、各ボートに設定されているアクセス要求を順番に主記 億装置(MSU) に送出していた。

この方式では、上記のように、各アクセス要求の 全単位データ(エレメントと云う)について、同時 に全ての競合条件のチェック、例えば、(a) 図の例 では「バスコンフリクトチェック」、「バンクビジ ルを長くすることがあり、該計算機システムの処理 能力に重大な影響を与えることがある為、該プライ オリティチェック機構の論理遅延はできる限り短く することが必要とされる。

又、一方、該プライオリティチェック機構での論理遅延が短くても、複数サイクル(例えば、2 サイクル)のプライオリティチェックの結果に基づいて主記憶装置(MSU) に対してアクセス要求を発信するような機構では、例えば、単位データ(8 バイト)、又はそれ以下のデータをラングムにアクセスする場合におけるデータ転送のスループットが著しく低下することになる。

従って、該ランダムアクセスを行う計算機システムにおいては、プログラムを実行する上で規定される順序を保証しながら、毎マシンサイクル毎に、発信できるプライオリティチェック方式が要求される。

〔従来の技術と発明が解決しようとする問題点〕 第4図は従来の主記憶アクセス制御方式を説明する 図であって、(a) はプライオリティチェック機構を

ーチェック」、「他のコンフリクションチェック」を、それぞれのチェック部 11a~11c で行った後、該チェックの結果に基づいてプライオリティ制御定するボインタ 11eが示す優先度に基づいて、最優先のアクセス要求を決定し、該決定された最優先のアクセス要求を決定して、該決定された機成されて記憶装置(MSU) に対してアクセス要求の発信が出きである。では、マルチプロセッサ化等により、競合条件が当くなると云う問題があった。

例えば、(b) 図に示すように、各ポートA~D 1 0'から、それぞれ、エレメント 0~3 のアクセス要求を発信する場合、ポインタ 11eはポートAを指示しているので、上記プライオリティサイクル① (サイクル1) において、エレメント 0~3 がパスコンフリクトチェックで発信可能であっても、ポートAのエレメント 0 が該バス内でバンクビジー (図中・×'で示す) であると、他のエレメント 1~3 は、

プログラム実行上での順序性を保証する為に、のプライエレメントの全てが待ち合わせとなり、次のて、イオリティサイクル①(サイクル3)においてシート Aのエレメント O に対するパポート Aのエレメント O に対するパポート Bのエレメント 1 を最優先としていて、も、置かっとなり、アクと、又、アクル 3 以下の場合には、12サイクル、ストアの場合には、12サイクルをされてしまうと云う問題があった。

本発明は上記従来の欠点に鑑み、1つ乃至複数個の主記憶装置(MSU) を有し、該主記億装置(MSU) に 論理的に接続される1つ乃至複数個の処理装置から の単位マシンサイクル当たり、1つ乃至複数個のア クセス要求の上記主記憶装置(MSU) に対する発信の 可否を制御する主記憶制御ユニット(MCU) を有する 計算機システムであって、該主記憶制御ユニット(M

複数個の処理装置からの単位マシンサイクル当たり、1つ乃至複数個のアクセス思御である主記憶制御コースを制御する主記憶制御コニット(MCU)と主記憶制御ステムで間間である計算機システムではいからまでのである。 では、1つのでは、

上記第1のリクエストポートの出力において、任 窓のリクエストのアドレスの指示位置により、上記 主記憶装置(MSU) へのアクセスバスを選択し、

該アクセスバスに対応した第2のリクエストポートにセットする時には、上記プログラムを実行する上で規定されている順序を保証して行い、その出力

CU)と主記値装置(MSU)の間に1つ乃至複数個のそれぞれ単位デーク長に対応するでクセス要表がのま記憶制御ユニット(MCU)に対するアクセス要求は、上記処理装置から主記憶制御ユニット(MCU)に対するアクセス要求は、一ク長を1つので表とし1つの要求をもしたでの要求をもしたでの要求を1つの要求を1つの要求を1つの要求を1つの要求を1つの要求を1つの要求を1つの要求を1つのであるとでの順番に対したででであるとでではできるとでである。である。

(問題点を解決するための手段)

上記の問題点は、下記構成の主記憶アクセス制御 方式によって解決される。

(I) 1つ乃至複数個の主記憶装置(MSU) を有し、 該主記憶装置(MSU) に論理的に接続される1つ乃至

においては、自アクセスバス内の競合のみをチェックして、該自アクセス要求の発信の可否を決定するように構成する。

(2) 上記主記憶アクセス制御方式において、該主記憶制御ユニット(MCU)(1)内に、該主記憶装置(MSU)の各セグメント対応に設けられている第1のリクエストボート間において、バスコンフリクトチェックと、上記プログラムを実行する上での順序を規定するポインクに基づいて、順序通りに上記第2のリクエストボートにセットする第1のプライオリティサイクル機構と、

各セグメント内の単位データに対するバンクビジーチェックを行う第2のプライオリティサイクル機構とを設け、

上記第1のプライオリティサイクル機構では、上記各リクエストポートに対応して設けられているバス間のコンフリクトチェックと、上記ポインタが示すポートを最優先に、上記プログラムを実行する上での規定に従って選択して上記第2のアクセスポートにセットし、上記第2のプライオリティサイクル

機構では、上記第2のリクエストポート毎に、バス内でのバンクビジーチェックを行って、ビジーでなければ各バンクに対して、該単位データ毎のアクセス要求の発信を行うように構成する。

(作用)

即ち、本発明によれば、主記憶制御ユニット(MCU)の第1のアクセスポートの出力、即ち、1つ乃至複数個の単位データからなるアクセス要求を、第1のプライオリティサイクルにおいて、例えば、各主記憶装置(MSU)を構成している各セグメント対応のバスコンフリクトのチェックを行い、且つ、該のスコンフリクトのないことが確認されたアクセスポートのデータを疑優先としてプログラムを実行する上での順序性を保証し、各セグメントに対応した第2のアクセスポートにセットする。

このサイクルで上記第2のアクセスポートにセットされたアクセス要求は、単位データ、ブロックデータの如何にかかわらず、最早バス間のコンフリク

アクセスポートに単位データをセットする為の論理式を示し、(b) は(a2)で示した論理式の具体的な構成例を示し、(c) はポインタの遷移例を示しており、第1図における、各装置からのアクセス要求をバス問のコンフリクトチェックと、プログラムを実行する上での順序性の保証と、バス内のバンクピジーチェックを2つのプライオリティサイクル②。③でチェックする手段が本発明を実施するのに必要な事段である。尚、全図を通して同じ符号は同じ対象物を示している。

以下、第1図~第3図によって、本発明の主記値 アクセス制御方式を説明する。

通常、主記憶装置(MSU) は、複数個のセグメント(SEG) に分割されており、例えば、該セグメント(SEG) に対応してバスが張られている。

従って、本発明においては、複数個の処理装置から第1のアクセスポート 10 で受け付けた、例えば、ベクトルユニット(VU) 2からのアクセス要求について、先ずバス間の競合条件のチェックと、プログラムを実行する上での順序性の保証を必バスコンフリ

ションはないので、第2のプライオリティサイクルにおいては、例えば、各セグメント内でのバンクビジーチェック等、該セグメント内の競合条件のチェックのみを行い、このチェックの可否によって主記位装置(MSU) へのアクセス要求の発信を決定する。

このように制御することにより、主記憶制御ユニット(MCU) 内の、例えば、各セグメント対応に設けられている第2のアクセスポートにおいては、各ポートにセットされた当該エレメント以外との競合条件によって待たされることがないので、バンクビジーでなければ、即、発信が可能となり主記憶装置(MSU) に対するアクセス効率が高まる効果がある。

(実施例)

以下本発明の実施例を図面によって詳述する。

第1図は本発明の一実施例を模式的に示した図であり、第2図は本発明によるラングムアクセスの動作を説明する図であり、第3図は本発明のリクエストポインタ制御回路の動作を説明する図であって、(a1)は第1のアクセスポートを示し、(a2)は第2の

クトチェック&他のチェック部 11.及びポインタ 1 leで行い、そこで優先権を取得したアクセス要求を、各バスに対応した第 2 のアクセスポート 12 に設定する。

該第2のアクセスポート 12 に設定されたアクセス要求は、前述のように、該アクセスポート 12 に対応するバスの使用権を取得しているので、SEG 内バンクビジーチェック部 13 において、該バス内でのプライオリティの取得が得られれば、即主記位装置(MSU) に対して発信できることになる。

この状態を、本図においては、例えば、「MS GO MSU O, SEG O 」等で表している。即ち、主記憶装置 (MSU O) のセグメント(SEG) O 内の特定のバンクに対してアクセス要求が発信できることを示している。

このように制御すると、各主記憶装置(MSU) の各セグメント対応で、バンク、例えば、8 バイトの単位データ 長毎のアクセス 要求を独立に発信することができるようになる。

この時の発信動作を第2図によって説明すると、

上記第1のプライオリティサイクル②において、例えば、ベクトルユニット(VU) 2から送出されてきたアクセス要求を第1のアクセスポート(A~D) 10 の各セットし、該第1のアクセスポート(A~D) 10 の各エレメントデータについて、バスコンフリクトチェックを行い、バス間の競合条件が確認されたエレメントデータについて、ポインタ 11eが指示するアクセスポート番号に基づいて、プログラムを実行する上での順序性が保証されたエレメントデータ0~3が、第2のアクセスポート 12 に設定されているものとする。(これを'S' で示している)

第1図に示した第2のプライオリティサイクル③ (サイクル1)において、ある処理装置、即ち、上記ベクトルユニット(VU)2からのデータが連続した単位データ(エレメントと云う)0.1.2.3.~からなっていて、そのエレメント0がパンクビジーであっても、他のエレメント1~3がパンクビジーでないと、{パンクビジーの解除を'〇'で示し、パンクビジー中を'×'で示している}、当該第2のプライオリティサイクル③(サイクル1)においては、

そして、次のサイクル4において、該ボインタ 1 leが当該アクセスポートB 10 を指した時点において、続くエレメント4~7に対して上記プログラムを実行する上での順序性が保証され、該ボインタ 1 leはアクセスポートB→C→D→Aに移って、図示されている如く、該エレメント4~7が第2のアクセスポート 12 の該当するポートにセット ('S' で示す) され、各ポート内でのバンクビジーチェックのみが行われる。

次に、第3図によって、上記ポインタ 11eによる プログラムを実行する上の順序性の保証動作の具体 例を説明する。

本図においては、4個の第1のアクセスポート(A.B.C.D) 10を想定し、該ポート 10 にベクトルユニット(VU) 2からのアクセス要求がセットされたときの、上記第2のアクセスポート (前述のように、バス対応に設けられている) 12にセットされるべき最優先のポートを指示する VU ポインタ 11eの例を示している。

本図の (al) は上記第1のアクセスポート 10 を

バンク間の競合条件はないので、該バンクビジーの 解除されているアクセス要求は即、主記憶装置(MSU) に対して発信される。

そして、次の同じ第2のプライオリティサイクル③ (サイクル2) において、前のサイクルでバンクビジーであったエレメント 0 のバンクビジーが解除されない限り、その儘の状態が続く。即ち、プログラムの順序性が保証されないので、続くエレメント(4~7)が該第2のアクセスポート 12 にセットされることはない。

次のサイクル3において、該エレメント0に対するパンクビジーが解除されると、該エレメント0は、即、主記憶装置(MSU) に発信されるが、同じサイクルにおいて、第1のプライオリティサイクル②では、該エレメントが発信される迄、続くエレメント4~に対するプログラムを実行する上での順序性を保証する為の上記ポインタ11eが当該アクセスポートA10を指した儘であるので、該続くエレメント4~に対する第2のアクセスポート12次のセットは、まだ行われない。

示していて、当該 VU ポインタ lleは、図示されている如く、アクセスポートAを指しているものとする。

この時の該アクセスポートA 10 に対するプログラムを実行する上での順序性を保証する論理、即ち、第2のアクセスポート 12 にセットする条件を、(a 2)図の「A PORT SET ENABLE」で示している。

(a2) 図において、「POINT A · A EN」は、該 VU ポインタ 11eがアクセスポートA 10 を指している とき、該ポートA 10 のエレメントデータを第 2 の アクセスポート 12 にセットできる条件を示している。

ここで、「A EN」は該アクセスポートA 10 に設定されているエレメントデータの行き先アドレスに対応するバスが'空き'であるか、又は、該バスが使用中(バリッドと云う)であっても、このサイクルで、そのバスを使用していたアクセス要求が解除(レリーズ)される場合を示している。「B EN」、……についても同じである。

又、図中「B C MTCH」, 「C D MTCH」, ……は、デ

- 夕の行き先きである第2のアクセスポート 12 に 対する、第1のアクセスポートB. C. 或いは、ポートC. Dからのバスコンフリクション (バスマッチ) で、例えば、アクセスポートB 10 のエレメントが、第2のアクセスポート 12 に送出できないことを示している。以下、同じである。

従って、例えば、該 VU ポインタ 11eが第1のアクセスポート B 10 を指している時には、各ポート B. C. D. A 10 の各エレメントデータの行き先き条件を示している、前述の「B EN」、「C EN」、……が全て 'OK' であって、且つ、行き先きの第2のアクセスポート 12 に対するバスマッチがなければ {この条件を「B C MTCH」、……で示す}、該ポート A 10 のエレメントデータを第2のアクセスポート 12 にセットできる。

以下、該ポインタ 11eがポートC. Dを指しているときの条件についても、同じようにして、(a2)図に示している、該当項の論理条件がとれたとき、該ポートA 10 のエレメントデータを第 2 のアクセスポート 12 にセットすることができることになる。

アクセスポート 12 にセット (これを 'S'で示している) されると、該 VU ポインタ 11eは図示の如くに、Cポート 10 を指示し、Aボート, Bボート 10 には、次のエレメント 4.5 が設定される。

この状態でエレメント 2 ~ 4 が送出されると、該VUポインタ 11eはBポート 10 を指示するようになり、ここで、エレメント 5 が送出されると、該VUポインタ 11eはCポート 10 を指示するように遷移する。

このように、本発明は、1つ乃至複数個の主記憶装置(MSU) を有し、該主記憶装置(MSU) に論理的に接続される1つ乃至複数個の処理装置からの単位マシサイクル当たり、1つ乃至複数個のアクセス関切の上記主記憶装置(MSU) に対する発信の可可な数個のアクセス関節のよこであって、該主記憶制御ユニット(MCU) を有する計算とと記憶装置(MSU) の間に1つ乃至複数個のそれぞし、記憶装置(MSU) の間に1つ乃至複数個のそれでした。 に対応でクモス関東ボバスを有し、上記処理装置から主記憶制御ユニット(MCU) に対するアクセス関東ボバスを表別である。 これが、前述の「A PORT SET ENABLE」条件である。

第1のアクセスポートB、C、D 10 のエレメントデータに対しても、同じような論理条件で第2のアクセスポート 12 に対するセット条件を求めることができる。

例えば、「B PORT SET ENABLE」の論理条件は、 上記第3図 (a2) の論理式において、A⇒B, B⇒ C, C⇒D, D⇒Aに置き換えることによって求め ることができる。

本図の (a2) で示した論理式を具体的な回路で構成したものが (b)に示してある。本図のA ~D は、それぞれ、「A PORT SET ENABLE」, 「B PORT SE T ENABLE」, ……を生成する論理回路である。

次に、VUポインタ lleの遷移例について、(e) 図によって説明する。

該 VU ポインタ lleが、第1のアクセスポート 10のAポートを指しているとき、ベクトルユニット (VU) 2から送られてきたエレメント 0~3の内、エレメント 0、1が前述の論理条件を満足して第2の

のデータ長を1つのアクセス要素として、該アクセ ス要素に対応する要求をセットする1つ乃至複数個 の第1のリクエストポートを有し、該アクセス要素 の順番はプログラムを実行する上で規定されている 計算機システムにおいて、各処理装置からのアクセ ス要求をその第1のプライオリティサイクルにおい て、主記憶装置(MSU) のセグメント対応に設けられ ているパス間のコンフリクトチェックと、プログラ ムを実行する上での順序性の保証を行って、第2の リクエストポートにセットするようにしたことで、 第2のプライオリティサイクルにおいては、該セッ トされたエレメントについてセグメント内のバンク ビジーチェックのみを行って、複数個の単位データ からなるランダムアクセス要求の場合においても、 各セグメントにおいて、アクセス可能な単位データ から、刻々主記憶装置(MSU) に発信することができ るようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の主記位ア

クセス制御方式は、1つ乃至複数個の処理装置から の主記憶制御ユニット(MCU) に対する単位データ長, 又は、より小さなデータ長のアクセス要求がセット された第1のアクセスポート間のバスコンフリクト チェックと、プログラムを実行する上の順序性をポ インタを用いて保証したものを次の第2のアクセス ポートにセットし、該第2のアクセスポートにセッ トされたアクセス要求については、該ポート内のバ ンクビジーのみをチェックして主記位装置(MSU) に 発信するようにしたものであるので、主記憶制御ユ ニット(MCU) 内の各セグメント対応に設けられてい る第2のアクセスポートにおいては、当該エレメン ト以外の競合条件によって待たされることがなく、 バンクが異なると、上記プログラムを実行する上の 順序性が保証されて、該第2のアクセスポートにセ ットされたエレメントは、毎サイクルの発信が可能 となり主記憶装置(MSU) に対するアクセス効率が高 まる効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を模式的に示した図.

第2図は本発明によるランダムアクセスの動作を 説明する図,

第3図は本発明のリクエストポインタの制御回路の 動作を説明する図。

第4図は従来の主記憶アクセス制御方式を説明する図.

である.

図面において、

1 は主記憶制御ユニット(MCU),

10は第1のアクセスポート,

10' はアクセスポート,

11はパスコンフリクト&他のチェック部,

11a はバスコンフリクトチェック部,

11b はパンクピジーチェック部,

11c は他のコンフリクションチェック部.

11d はプライオリティ制御部,

11e はポインタ、又は VU ポインタ、


12は第2のアクセスポート,

13はSEG 内バンクビジーチェック部,


をそれぞれ示す。

代理人 弁理士 井桁貞一






(発明に33ランダムアフセスの動が作を説明33区)港 2 区



本発明の一実施例を模式的に示した図 第 1 図



A PORT SET ENABLE =

POINTA · A EN +

POINTB . BEN . C EN . DEN . A EN . BC MTCH . CDMTCH . DAMTCH .

BDMTCH · BAMTCH · CAMTCH +


POINTC · CEN · DEN · AEN · CD MTCH · CAMTCH · DA MTCH +

POINTD . DEN . A EN . DA MTCH

(a 2)


平発明のリクエストポインタの制御回路の動作を説明する図


茅 3 · Ø



(8) 11 01

序発明のリクエストポインタの制御回路の動作を説明する図 第 3 図





従来の主記 †急アクセス制御オ式と説明する図 率 4 図